zynq

    1熱度

    1回答

    AXI IP合成過程中出現未知錯誤

    我正在嘗試使用Xilinx Vivado中的IP打包工具創建一個帶有AXI-Lite接口的協處理器，並將其用於我的數字系統工程類的Zynq SoC設計。協處理器是我們已經開發的GCD計算器，作爲以前任務的一部分。我按照教師的指示從GCD計算器中創建IP，並且我們鬆散地遵循here的PDF中的教程4A創建AXI接口（顯然修改了I/O聲明以適應GCD計算器）。我有一個數據總線叫做'數據'，它運行在AX
    verilog vivado zynq 2016-04-18

    0熱度

    1回答

    以確定性方式連接Zynq板

    我正在嘗試使用Zynq-7010板爲實時應用程序創建羣集。其中一個將成爲主人，它將控制八個客戶端主板。主板還將收集客戶的數據。我嘗試使用100Mbit以太網連接來連接節點，但速度並不如我所需。另外，由於開關的不確定性行爲，它不是確定性的。你能給我一些關於如何快速和確定性地連接它們的想法嗎？
    networking cluster-computing real-time xilinx zynq 2016-03-04

    1熱度

    2回答

    Linux內核文件配置使

    我有一個片，其運行在基於Ubuntu 12.0.4 LTS的linux（xillinux 1.3）硬件（microzed板）。我想將外設（TI wifi /藍牙模塊）連接到我的主板。爲了檢測設備並工作，我認爲設備應該啓用。在從啓動文件夾，我的內核配置文件，我發現下面的選項： # Texas Instruments WL128x FM driver (ST based) # CONFIG_RAD
    bluetooth linux-kernel wifi ubuntu-12.04 zynq 2015-10-08

    1熱度

    3回答

    需要幫助映射預先保留** **緩存上

    我有一個基於7000賽靈思ZYNQ板與在具有DMA能力的FPGA架構的外圍（上賽靈思/ ARM的SoC（ZYNQ 7000）DMA緩衝區AXI總線）。我們開發了一個電路並在ARM內核上運行Linux。硬件填充後，我們遇到性能問題，從用戶空間訪問DMA緩衝區。 摘要： 在啓動時我們已預先保留DRAM的部分用作大DMA緩衝區。我們顯然使用錯誤的API來映射此緩衝區，因爲它看起來沒有緩存，並且訪問速度很
    linux-kernel arm dma zynq soc 2016-01-19

    -2熱度

    1回答

    將數據存儲到zynq設備上的RAM中

    我目前在將我的Zynq的PS部分中生成的圖像存儲到我的電路板的DDR3中時存在一些問題，然後將該圖像讀入電路板的PL側，在那裏創建的VGA驅動程序可以 PS創建一個640x480圖像，理想情況下我想存儲在Dram中。 我到現在爲止使用DMA來回傳輸數據，並以某種方式（不是存儲所有像素）將其存儲到我係統的塊RAM中。但這不是一個理想的解決方案，我也知道太.. 所以我的問題是我如何訪問我的zynq板的
    vhdl vivado zynq 2016-05-01

    0熱度

    1回答

    用於FPGA邏輯GUI控制的實用方法是什麼？

    我有一個Zynq開發板（Z7020），在硬件核心上運行Linux。我希望通過在硬件核心上運行的GUI界面來控制將編程到Zynq的FPGA部分的邏輯，並將其顯示在連接的觸摸顯示屏上。 當我從GUI界面選擇一個選項或啓動/停止一個任務時，我只需要發送中斷給FPGA？ 我該如何還可以返回任務從FPGA完成回到硬件核心還是可能有一些數據？
    user-interface fpga xilinx zynq 2016-03-16

    0熱度

    2回答

    使用Zynq將數據寫入SD卡

    我正在開發使用ZedBoard（具有Xilinx Zynq FPGA）的應用程序。該板將連接到多個SD卡。一個SD卡用於引導和編程FPGA（這裏沒有問題）。一旦完成，FPGA將不得不做一些數據處理，並使用SDIO協議將內容寫入第二張SD卡。我還沒有遇到任何有用的文檔/教程等，顯示如何直接使用VHDL邏輯或通過使用AXI4-DMA的PS將數據寫入SD卡。另外，沒有免費的Xilinx或第三方IP模塊用
    vhdl fpga zynq 2015-10-20

    0熱度

    1回答

    不同頻率的LED計數器編程（0 - 15）

    我想用一個Zybo板上的4個LED指示計數從0到15的計數器。另外我希望板的4個按鍵對應不同的頻率用於改變LED（0.5Hz，1Hz，2Hz，4Hz）。我已經實現了固定頻率的簡單計數器，但沒有按鈕頻率改變的第二部分。 在模塊設計中，我有一個Zynq處理系統，一個讀取按鈕數據的AXI GPIO以及一個用作LED驅動器，時鐘分頻器和變頻器的自定義IP。 自定義IP 的時鐘分頻模塊代碼。 module
    verilog fpga xilinx vivado zynq 2016-05-10

    0熱度

    1回答

    Petalinux 2014.4與board_f文件構建錯誤

    我正在嘗試構建一個項目的petalinux內核。vivado中的比特流編譯得很好，但有一些警告，但它們是有意的（隱含的鎖存器，不在敏感列表中的東西等）。 當我得到HDF時，一切都很好，項目初始化就好了。當我配置項目時，一切都順利進行。沒有什麼不尋常的，我正在實例化基本設置，沒有改變。 現在，當我運行​​，一切都很好，直到我board_f文件。由於這個錯誤，這些失敗。 [ALL ] /home//D
    ubuntu xilinx zynq petalinux 2016-03-25

    1熱度

    2回答

    添加應用程序petalinux

    我有一個基於xilinx 7000系列的微型電路板，安裝並配置了petalinux操作系統。有編譯器和對C/C++應用程序的支持。但是，如何添加和獲取在此操作系統上運行的應用程序（如PERL/python編譯器和腳本）？
    linux fpga zynq 2015-09-21
最新問題