system-verilog

23熱度

4回答

包裝VS解壓矢量系統的Verilog

看一些代碼，我保持系統的Verilog我看到的是這樣定義的一些信號： node [range_hi:range_lo]x; 和其他人都是這樣定義的： node y[range_hi:range_lo]; 據我所知，x被定義爲打包，而y被定義爲解壓縮。但是，我不知道這意味着什麼。 System Verilog中的壓縮和非壓縮向量有什麼區別？ 編輯：迴應@ Empi的回答，爲什麼要寫一個SV的

vector system-verilog 2009-01-25

---