Verilog是否有TAP（Test Anything Protocol）實現？這將是很好的，因爲那樣我就可以使用證明來自動檢查我的結果。用於Verilog或SystemVerilog的TAP（測試任何協議）模塊
更新： 10/9/09：有人問爲什麼不使用斷言。部分TAP給了我一些很好的報告，例如文件數量和測試次數。它也可以用來隨着時間的推移報告進度。
10/12/09：我正在尋找一個最小的實現，包含開始和結束時的測試次數以及ok，diag和fail函數。是（）會非常好，但不是必需的。
我不認爲有一個本地的TAP實現verilog。我會說，使用TAP的重點是添加TAp生成器相對簡單。如果你打算在Verilog中做很多工作，你可能想寫自己的。
這就是說，你看過veripool？您可能可以使用Verilog :: Parser作爲橋接器來生成您可以使用的TAP輸出TAP::Parser & Test::Harness
我不需要解析Verilog。我想要處理的事情（多個模塊生成）通過/失敗報告，一些格式和數量。然後在最後打電話給總結。 – 2009-10-14 14:49:28
所以你正在尋找一個用Verilog編寫的TAP消費者？ – DaveParillo 2009-10-14 15:09:09
一個TAP發生器。 – 2009-10-15 01:00:01
爲什麼不使用systemverilog斷言？ – Marty 2009-10-09 17:12:09