0
隨機數數組我想的輸入的所有可能的組合進行測試，以一個Verilog的模塊。我已經能夠通過構建一個嵌套for循環的數組來生成這些輸入。但是我想按隨機順序瀏覽數組。如何做到這一點，或者是否有辦法生成一個已經隨機排列的所有可能輸入數組？以Verilog
Q
以Verilog
A
回答
4
如果你想重新排列的測試用例列表像洗牌的撲克牌，還有叫Fisher–Yates shuffle這樣做的算法。或者如果你使用SystemVerilog，工具指出數組有一個內置的shuffle方法。
+2
當然，我們都假設神經麻醉師需要什麼。無論如何，一個警告在該溶液是，如果有大量的有效刺激（在ALU添加例如兩個32位整數），則該方法洗牌將需要在測試開始時以消耗所有該內存。如果使用註釋散列函數（http://en.wikipedia.org/wiki/Perfect_hash_function），那麼您將不會有零時間內存分配問題。 – 2011-05-18 16:52:39
相關問題
- 1. 2D陣列以Verilog
- 2. 以verilog連接輸入
- 3. 系統verilog/verilog ---事件
- 4. 在Verilog中可以合成$ readmem嗎？
- 5. 分配ASCII字符線以Verilog
- 6. 緊縮和非緊縮陣列以Verilog
- 7. 以verilog代碼引用的調用
- 8. Verilog Uknowns
- 9. Verilog管道
- 10. Ring Oscillator Verilog code
- 11. verilog flop RTL simulation
- 12. 系統verilog/oop
- 13. 使用在VERILOG
- 14. 採用了Verilog
- 15. Verilog model sim
- 16. 通過用Verilog
- 17. Verilog工具？
- 18. Verilog Debouncing Module
- 19. 在Verilog代碼
- 20. verilog紅外輸出
- 21. Verilog自動任務
- 22. 學習資源Verilog
- 23. Verilog註冊分配？
- 24. Verilog：解析錯誤
- 25. 閃爍的LED Verilog
- 26. Verilog陣列演練
- 27. verilog模擬錯誤
- 28. Verilog執行命令
- 29. Verilog邏輯錯誤
- 30. verilog到FSM轉換
我不知道我的理解。你說你「不想按隨機順序遍歷數組」 - 但嵌套for循環不會是隨機的嗎？另外，你能否通過「生成一個已經按照隨機順序的所有可能的輸入數組」來解釋你的意思？ – Marty 2011-05-17 12:36:55
如果你的目標是通過對輸入的所有有效組合進行迭代，沒有做的1,2,3,4,5相當於等角，也沒有重複投入？ – 2011-05-17 16:28:27
也許你正在尋找一個[洗牌算法（http://en.wikipedia.org/wiki/Fisher%2DYates_shuffle）？ – Andy 2011-05-17 18:06:54