vivado-hls

    -2熱度

    1回答

    如何使用xilinx vivado HLS將我的可執行C文件轉換爲VHDL。我有一個ppp源代碼(在C中),我配置並製作(./configure,make)。這產生一個可執行的ppp文件。我想使用vivado HLS將這個可執行文件轉換爲VHDL?如果是這樣的話可以怎麼做?請說明步驟。

    2熱度

    1回答

    我正在用C++編寫一個正常帶寬內核,用於FPGA,它正在從主機內存讀取內容並將其寫回主機中的不同位置。 我正在使用結構,其中一個元素是輸入和輸出緩衝區的地址。高級綜合工具在下面的代碼中給出了最後一行的錯誤。 struct addr_struct { ap_uint<64> address; ap_uint<32> size; ap_uint<16>

    0熱度

    2回答

    當嘗試使用Vivado HLS到sythnise,我得到這個誤差的同一行: CRITICAL警告:[SYNCHK 200-43] pcd_triangulation/pcd_triangulation.cpp:156 :使用或分配非靜態指針'current.0.i.reg2mem'(該指針可能指 不同的存儲器位置)。 CRITICAL警告:[SYNCHK 200-11] pcd_triangula

    1熱度

    1回答

    我在SDAccel中有一個設計,顯示了33000個週期和8個啓動間隔的延遲。這是什麼意思? 這是否意味着輸出在33000個循環後就緒?我檢查了輸出所需的實際時間(配置文件摘要報告),並顯示319毫秒。 (時鐘爲5ns)

    0熱度

    1回答

    這是我的mex函數。因爲開放數組[],所以發現了使用mxArray的錯誤。有解決方案來解決這個問題嗎? 我只附加了代碼,但是反覆出現的問題與mxArray和extern bool有關。 代碼: /* * @(#)mex.h generated by: makeheader Mon Sep 4 03:57:16 2000 * * built from: ../include/copyrigh

    1熱度

    1回答

    我想從捕捉設備採樣採集器從視頻流中抓取一些樣本。這適用於默認的640 * 480分辨率。我已經看到了一些示例代碼(出於某種原因,我無法打開這些多數民衆贊成爲什麼我問)在選擇屬性窗口中的捕獲設備時,可以更改捕獲引腳的屬性,我會喜歡複製這一點。任何人都可以提供一些建議嗎? 謝謝。

    -2熱度

    1回答

    我是新的vivado HLS,我試圖將C++代碼轉換爲vhdl,並且我有一些綜合問題。我希望有人能幫助我。 這裏是錯誤的列表: @E [SYNCHK-42] C:/Xilinx/Vivado_HLS/2013.4/win64/tools/clang/bin .. \ lib中\鐺\ 3.1/../../../include/c++/4.5.2\bits/stl_construct.h:80:不支持

    1熱度

    1回答

    是否有可能像arr [200000]這樣的大尺寸數組作爲Vivado_HLS的頂層函數中的輸出。

    0熱度

    2回答

    我正在研究用於檢測標記的圖像處理算法。該代碼使用opencv庫並且工作得很好。然而,我被要求使用HLS將其放入HDL中以優化設計。 HLS不允許使用標準代碼中使用的許多結構和形式。 這裏我的主要問題是我使用了一個定義爲Vec3b的變量,它不能由HLS合成。 我來自OpenCV的文檔閱讀: Vec : template class for short numerical vectors, a par

    1熱度

    1回答

    目前我正在使用Kintex 7和microblaze,用於僞隨機位序列函數。我已經在HLS中執行了PRBS並創建了HLS IP,然後將HLS IP與vivado集成,生成了比特流並將其導出到SDK。 實際上,我需要通過HLS IP將像0和1這樣的僞隨機比特序列返回到XSDK。 但是在SDK中,我只獲取「單個位」值(0或1)而不是隨機位序列。如何獲得HLS IP和SDK之間的隨機位序列?