在verilog中檢測未分配的寄存器

Question

我剛剛開始學習verilog，並且遇到了一種情況，我試圖檢測寄存器是否尚未分配值。例如，考慮下面的代碼：

reg [3:0] r; 
initial 
    begin 
     $display("r = %b", r); 
     if (r == 4'bxxxx) $display("success"); 
     else $display("failure"); 
    end 

當我運行這段代碼，我得到這樣的輸出：

r = xxxx 
failure 

我明白，我不能4'bxxxx比較R，我明白爲什麼我不能這樣做。但是有沒有其他的方法來檢測未分配的寄存器？

Answer 1

我認爲你需要三等於===運營商爲此。 1'bx == 1'bx的結果是x,1'bx === 1'bx的結果是true。

http://www.asic-world.com/verilog/operators1.html