如何寫脈衝寬度的SystemVerilog斷言時寬度是可配置

Question

的方案是： 信號active可以是1個循環，2循環，3週期或寬視config[1:0]輸入到模塊

最簡單的方式，以4週期寫屬性爲：

property p_PropA; 
    @(posedge clk) $rose active ##config ~active; 
endproperty 

但它在語法上是錯誤的。 寫這個斷言的正確方法是什麼？

Answer 1

你需要使用一個局部變量，看IEEE Std 1800-2012 § 16.10 局部變量

下面是一個簡單的例子：，使用

property p_PropA; 
    int count; 
    @(posedge clk) 
    ($rose(active),count=config) |-> 
    (active,count--)[*] ##1 (~active && count==0); 
endproperty