低通濾波器

Question

我學習Verilog和想知道如何在FPGA中實現低通濾波器，

我找了50赫茲左右的截止頻率， 我不不知道如何/從哪裏開始，

任何人都可以指出我正確的方向來幫助我開始嗎？

在此先感謝

Answer 1

你到目前爲止嘗試過什麼？

這是一個很容易與谷歌回答：

http://jason.sdsu.edu/~ashrafi/PDF/filters_FPGA.pdf http://file.scirp.org/pdf/CS_2015021515483091.pdf