網絡芯片verilog代碼

Question

我在ISE Project Navigator 2013中編寫並模擬了一個Verilog代碼。這是描述片上網絡路由器，緩衝區和鏈接的RTL模型。

1. 哪個設備更適合合成和實現？
2. 如何使用ISE Project Navigator獲得靜態和動態功耗，數據包傳輸延遲，面積和其他指示網絡性能的因素？

Answer 1

問題是非常開放的，所以我會盡量提供一般答案。

現在你已經說過你在ISE中有一個NOC路由器的代碼。這意味着你或設計師對內部邏輯/系統運行頻率有一個大概的瞭解。目標設備的最大時鐘樹頻率將成爲您需要檢查的關鍵參數之一。如果您的設計運行在150-200 MHz左右，且流水線適當（小型多路複用器，流水線級之間的邏輯級別不超過2-3級），那麼賽靈思和Altera的幾乎所有現有器件系列都應該適用。

下一個重要的考慮因素是外部連接。您的設計是否需要與外部設備進行高速串行連接？如果這是真的，那麼您需要選擇內置高速SERDES IP的設備。那會限制你選擇的設備。

要考慮的另一個因素是與外部SDRAM或RLDRAM的接口。如果您的設計需要與這些外部設備連接，那麼您需要選擇通過軟核或宏功能（Altera）或硬IP模塊支持的設備。

最後你需要看看你的邏輯利用率。你想選擇一個足夠大的設備來滿足你的要求，除非你的設計是一個更大的項目的一部分，並且有一些模塊將在以後設計，並且會和你的NOC一起使用。您必須粗略猜測您的設計需要的LE/LUT數量，並選擇比此設備大50％的設備。然後，您可以運行試驗綜合運行並檢查您的估計是否正常。如果是，並且您的設備使用率低於50％，則可以根據需要進入較小的設備。

還有一些其他考慮事項，如IO數量，可能影響您選擇設備的PLL /時鐘管理器的存在