所以我從來沒有真正理解馮諾依曼架構,並開始修改它,因爲我在CPU課程中沒有上過學。由於他們不回覆他們的電子郵件,因此無法通過我的老師獲得幫助。當代處理器與純馮諾依曼體系結構有何不同?
我已經瞭解了馮諾依曼架構,現在我需要知道架構與當代處理器的不同之處。
我知道,當代處理器有時使用哈佛和馮諾依曼架構的混合通過使用哈佛在控制單元和緩存之間的通信,但出於成本效益的原因,主存儲器和CPU之間使用馮諾依曼。
雖然說明點希望知道它有何不同,但我會非常感謝任何可能回答此問題的答案。
謝謝!
所以我從來沒有真正理解馮諾依曼架構,並開始修改它,因爲我在CPU課程中沒有上過學。由於他們不回覆他們的電子郵件,因此無法通過我的老師獲得幫助。當代處理器與純馮諾依曼體系結構有何不同?
我已經瞭解了馮諾依曼架構,現在我需要知道架構與當代處理器的不同之處。
我知道,當代處理器有時使用哈佛和馮諾依曼架構的混合通過使用哈佛在控制單元和緩存之間的通信,但出於成本效益的原因,主存儲器和CPU之間使用馮諾依曼。
雖然說明點希望知道它有何不同,但我會非常感謝任何可能回答此問題的答案。
謝謝!
嗯,我想我可能已經回答了我自己的問題,規範只是想知道它是如何不同於純馮諾依曼體系結構。它不同於現代處理器使用哈佛和馮諾依曼混合體繫結構的原因很多(主要是成本),速度優勢超過了複雜性成本。
當代處理器採用馮·諾依曼和哈佛結構的混合體,它與純馮·諾依曼體系結構不同,馮諾依曼體系結構主要用於CPU和哈佛的控制單元和高速緩存。
通常只有L1緩存對於指令和數據端(哈佛架構)是不同的。 L2/L3緩存仍然是共享的,並遵循馮諾依曼體系結構。 –
此問題更適合[CS](http://cs.stackexchange.com)或者[Engineering](http://engineering.stackexchange.com)Stack Exchange。 –
@ChristopherSchneider謝謝,除了查看代碼示例以瞭解它是如何工作外,我還沒有真正使用過這個網站。我會看看那裏:) – Henri