轉儲rtl生成內存systemverilog

-1

我是SystemVerilog中的新手，我想驗證內部生成內存的值。轉儲rtl生成內存systemverilog

generate 
genvar g0, j; 
    for(g0 = 0; g0 < NB_CFGDUMP_SLAVE; g0 = g0 + 1) 
    begin : g_slave   
     cfgdump_chiplet slave (
     .rst_n  (presetn), 
     .clk   (pclk), 
     .cfg_id  (8'(g0)), //CONV_STD_LOGIC_VECTOR(g0, 8)), 
     .data_in  (data_in), 
     .shift  (shift), 
     .data_out  (s_data_cfgdump_to_apb[g0]), 
     .cfgdump_addr (s_cfgdump_addr[g0]), 
     .cfg_data  (s_cfg_data[g0]), 
     .cfg_write (s_cfg_write[g0]), 
     .read_data0 (s_read_data[g0][0][33:0]), 
     .read_data1 (s_read_data[g0][1][33:0]), 
     .read_data2 (s_read_data[g0][2][33:0]), 
     .read_data3 (s_read_data[g0][3][33:0]), 
     .read_data4 (s_read_data[g0][4][33:0]), 
     .read_data5 (s_read_data[g0][5][33:0]), 
     .read_data6 (s_read_data[g0][6][33:0]), 
     .read_data7 (s_read_data[g0][7][33:0]), 
     .read_data8 (s_read_data[g0][8][33:0]), 
     .read_data9 (s_read_data[g0][9][33:0]), 
     .read_data10 (s_read_data[g0][10][33:0]), 
     .read_data11 (s_read_data[g0][11][33:0]), 
     .read_data12 (s_read_data[g0][12][33:0]), 
     .read_data13 (s_read_data[g0][13][33:0]), 
     .read_data14 (s_read_data[g0][14][33:0]), 
     .read_data15 (s_read_data[g0][15][33:0]), 
     .wr_ready  (16'(1)), // ACK write from register 
     .cfg_sel  (s_cfg_sel[g0]) 
    ); 

     for(j = 0; j < nb_target_by_slave; j = j + 1) 
     begin : g_ram 
      ram ram_i (
      .clk   (pclk), 
      .we   (s_cfg_write[g0]), 
      .sel   (s_cfg_sel[g0][j]), 
      .address  (s_cfgdump_addr[g0]), 
      .datain  (s_cfg_data[g0]), 
      .dataout  (s_read_data[g0][j][31:0])    
     ); 

     //end   
     // Redirection du ready sur le bit de poid fort du bus de lecture 
     assign s_read_data[g0][j][33] = s_cfg_sel[g0][j]; 
     // Redirection du code d'erreur sur le bit de poid 32 du bus de lecture 
     assign s_read_data[g0][j][32] = 1;

我試圖轉儲每個RAM的值沒有成功或者找到一個解決方案來驗證讀取值的預期。有人可以幫助我嗎？

來源

2014-10-06 baptboy1234

您是否試過$ writememh/$ writememb函數？你可以從內存模塊中調用它們，例如'always @（posedge we）begin @（posedge clk）; $ writememh（mem，$ psprintf（「ram_dump_％m.hex」））;結束「或類似的東西。 – Unn 2014-10-06 19:50:29

您可以在GUI模式（節奏）下運行測試用例並探測所有內存。比看內存查看器。您可以使用內存查看器輕鬆調試內存數據。

您可以使用-gui命令行選項在GUI模式下運行。通過進入設計瀏覽器並選擇您的記憶並創建探針，然後右鍵單擊它並創建探針。

來源

2014-10-07 23:14:32

轉儲rtl生成內存systemverilog

回答

相關問題