如何比較8位輸入端口

Question

我正在查找11位輸入端口的前8位。我們如何在verilog中做到這一點？我正在嘗試下面的代碼。但它不工作。

 input [0:10]inputport1; 
    if(inputport1==11'b11010101xxx) begin 
    $display ("some value"); 
    end 

或

 input [0:10]inputport1; 
    if(inputport1[0:8]==9'b11010101) begin 
    $display ("some value"); 
    end 

Answer 1

端口應（通常）所定義的從MSB到LSB。

input [11:0] x, 
... 
if (x[7:0] == 8'b0000_1111) begin