ARM A9 GIC中斷完成順序

閱讀「ARM®通用中斷控制器體系結構版本1.0體系結構規範」我讀到「對於嵌套中斷，中斷完成順序必須與中斷確認順序相反。是，寫給ICCEOIR的順序必須與ICCIAR的順序相反。「我的第一個問題是，規範沒有規定當ICCEOIR沒有以相反順序寫入時發生的行爲，也沒有將其分類爲UNPREDICTABLE。如果我這樣做會是什麼問題？ARM A9 GIC中斷完成順序

但是，我發現無論確認的順序如何，當我使用活動中斷的ID寫入ICCEOIR時，該中斷變爲非活動狀態。我正在Xilinx Zynq-7000上做這件事。我應該期待這個實現嗎？

來源

2017-07-31 joseCM

要回答你的第二個問題，更早看到GIC規格同款：

寫該寄存器導致GIC改變識別中斷的狀態：

以激活

爲未激活狀態，如果它處於活動狀態並處於等待狀態。

期待這不論確認訂單的發生似乎是合理的，無論什麼其他作用亂完成訂單可能。

來源

2017-08-02 07:13:41 Jeremy

謝謝你的回答。是的，我得出了同樣的結論，因爲我不打算隨時移植我的系統，所以我會按照您的建議。然而，GICv2規範已經將無序完成的行爲歸類爲UNPREDICTABLE，所以也許這只是他們在v1規範中遺漏的東西。 – joseCM

ARM A9 GIC中斷完成順序

回答

相關問題