緩存缺失率度量之間的差異

Question

在的Patterson &軒尼詩，引入了兩種不同的緩存缺失率度量：misses/instruction和misses/memory-reference。

與這兩個的方程式導出：

未命中/指令=未命中/存儲器引用*存儲器引用/指令

他們繼續描述misses/instruction度量的優點：

每條指令缺失的優點是它獨立於硬件實現。例如，推測處理器獲取的指令幾乎是實際提交的指令的兩倍，如果按每個存儲器引用而不是每條指令進行測量，則可以人爲地降低缺失率。

上述可能性如何？假設misses/memory-reference比例在投機處理器中被人爲地降低，那麼這個方程是否意味着misses/instruction會發生同樣的情況呢？

Answer 1

不，因爲每個提交的指令都應該使用未命中（每次執行的指令不會錯過，而不是每執行的指令錯過）。